網(wǎng)訊：2013年5月23日 - 高性能模擬與混合信號IC領(lǐng)導廠商Silicon Labs （芯科實驗室有限公司）今日宣布推出新型1路和2路輸出PCI Express（PCIe）時鐘發(fā)生器，該PCIe時鐘發(fā)生器具有業(yè)界最小封裝和最低功耗，進一步擴展其在業(yè)界領(lǐng)先的PCIe時鐘解決方案。Si52111和Si52112時鐘發(fā)生器IC完全滿足PCIe Gen 1/2/3標準的嚴格要求，特別針對注重電路板空間、功耗和系統(tǒng)成本敏感型的批量消費類、嵌入式、通信和企業(yè)級應用而設計。

　　Silicon Labs公司Si5211x時鐘發(fā)生器適用于空間受限、對功耗敏感，以及需要工業(yè)標準PCIe連接的消費類電子產(chǎn)品，如數(shù)碼相機等。為滿足以上消費應用的小尺寸需求，Si5211x時鐘提供3 mm x 3 mm 10引腳TDFN封裝，此為當前PCIe時鐘市場的最小封裝。超低功耗時鐘發(fā)生器與同類產(chǎn)品相比減少高達8倍的電流消耗（小于15mA），由此設計人員更容易滿足綠色能源規(guī)范，同時增強系統(tǒng)可靠性。另外，芯片還滿足高達50%余量的PCIe抖動要求，具備更低的位錯誤率，從而進一步提升可靠性。

　　除了節(jié)省功耗和提升抖動余量之外，Si5211x時鐘發(fā)生器還采用創(chuàng)新的推挽式（push-pull）輸出緩沖技術(shù)。與目前市場上的解決方案相比，Si5211x PCIe時鐘發(fā)生器集成所有終端和參考電阻，無需額外的外部元器件。高集成度的芯片設計旨在幫助系統(tǒng)設計人員降低物料成本、板面積需求和設計復雜度。而其他公司的解決方案大多數(shù)需要在每路輸出時鐘上增加多達4個電阻，以及1個電流源參考電阻。電阻集成在芯片中還具有另一個好處，設計人員可以在Si5211x IC輸出和接收器輸入之間設計簡潔的傳輸線路，簡化電路板設計，消除時鐘傳輸線的不連續(xù)，以提升信號完整性。

　　Silicon Labs副總裁暨時鐘產(chǎn)品總經(jīng)理Mike Petrowski表示：“PCIe接口標準在網(wǎng)絡存儲和服務器及各種應用中的普及，推動了對于小尺寸、高集成度和超低功耗PCIe時鐘解決方案的需求。Silicon Labs通過業(yè)界最小和最低功耗PCIe時鐘發(fā)生器滿足應用需求。Silicon Labs PCIe時鐘發(fā)生器尺寸雖小，但是此單芯片解決方案中集成許多其他特性，大大提高信號的完整性。”

　　作為全球領(lǐng)先的“一站式”時鐘IC產(chǎn)品供應商，Silicon Labs為業(yè)界提供最完整的PCIe兼容的時鐘解決方案。Silicon Labs擴展的PCIe時鐘產(chǎn)品廣泛，包括針對功耗和成本敏感型PCIe應用的時鐘發(fā)生器和時鐘緩沖器；以及網(wǎng)絡定制時鐘發(fā)生器/緩沖器，其基于FPGA和SoC設計需求，需要多種差分時鐘格式并兼容PCIe標準。